# SEMICONDUCTOR DEVICE

JP6029285

1994-02-04

Chashication:

SHINTAKU HIDEOMI NIPPON ELECTRIC CO

Applicant:

H01L21/3205

- International:

Application number;


JP19920180941 19920708

Priority number(s):

JP19920180941 19920708

#### Abstract of JP6029285

PURPOSE:To provide a semiconductor device which is capable of etching property and forming a wiring layer at a fine epan. CONSTITUTION:In terms of a semiconductor device having first wirings 1s, 1b, 1c and 1d oriented and laid out in one direction at a specified span on the surface of a semiconductor substrate, a second wiring 2 is installed on the substrate in such a fashion that the second wiring layer may keep a clearance from, and what is more, encircle the first wiring layers. This second wiring layer 2 has a projected part T projecting at the clearance portion so as to narrow the mutual clearance with the end portion of the first wirings. The projected part T, since it is designed to advance into the clearance portion when a plasma CVD film is mounted or etching is carried out, is protected from the formation of a void opening portion on a passivation film in a subseequent process or the generation of bubbles in a photoresist,



Date supplied from the esp@cenet database - Worldwide

# 引用文献

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出數公開密号

特開平6-29285

(43)公開日 平成6年(1994)2月4日

(51) Int.Cl.<sup>8</sup>

鮮別記号

**庁内整理番号** 

FΙ

技術表示箇所

HO1L 21/3205

7514-4M

HO1L 21/88

В

### 審査請求 未請求 請求項の数3(全 4 頁)

(21) 出頭番号

**韓華平4-180941** 

(22)出頭日

平成4年(1992)7月8日

(71) 出旗人 000004237

日本電気株式会社

東京都港区芝五丁目7经1号

(72)発明者 新宅 秀臣

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 祥介 (外2名)

#### (54) 【発明の名称】 半導体装置

# (57)【要約】

[目的] エッチングを遠縁に行い得ると共に、微細な 関隔で配線層を形成し得る半導体装置を提供するもので ある。

「構成」 半導体基板の表面に、一方向に所定の関係をおいて整列配置された第1の配線1a、1b、1c、1dを有する中導体装置において、第1の配線1a、1b、1c、1dに対して配間、且つ囲続するように第2の配線2を基板に設けている。この第2の配線2は、第1の配線の関節と相互間隙を禁めるべく、間隙部分に向けて突出した突出部Tを有する。突出部TはプラズマCVD膜の核着時やエッチング時に間隙部分に進出する為、後に続く工程でパッシペーション膜にポイド開口部が形成されたり、或いはフォトレジスト内に気泡が発生することが防止される。



(2)

**特開平6-29285** 

# 【特許請求の範囲】

【請求項1】 半導体基板の表面に、一方向に所定間隔 を置いて第1の配線が整列配置された半等体装置におい て、前記差板上に前記第1の配線に対して離開され、貝 つ該第1の配線を囲縛するように第2の配線を設け、該 第2の配線は鼓第1の配線の網部間の間隙部分に向けて 突出された突出部を有することを特徴とする半導体鉄

【請求項2】 前記第2の配線は、ダミー配線であるこ とを特徴とする請求項1記載の平導体装置。

【請求項3】 半導体基板の表面に、複数段で分割的に 所定間隔を置いて整列配置された第1の配線列と、前記 第1の配線の両外側に平行し、且つ膜両外側とは離間さ れて配置された第2の配線と、前配第1の配線の所定間 隔の間であって、且つ前配第2の配銀の間において該第 1の配線の延在方向とは交送する方向に延在して配置さ れた第3の配線とを有し、前配第1の配線の終頻部と対 向する前配第3の配線の両側部と、前配第3の配線の終 雑部と対向する前配第2の配線の側部とは、それぞれ各 配算間の間隙部分に向けて突出された突出部を存するこ
の とを特徴とする半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば半導体集積回路 数置等、狭いピッチで設けられた配線を有する半導体装 僧に関する。

[0002]

【従来の技術】近年、微網化された半導体装置には、フ ォトリソグラフィーの解像度で許容し符る最小問題でパ ターニングされた等体層を用いている。

【DOO3】一方、従来のDRAMのワード終は、図4 (A) に示す如く、アルミニウム (A1) の配録 5 a, 5 b、5 c、5 dをそれぞれ狭い間隔で平行に配置して いる。これらのアルミニウム配線5 a, 5 b, 5 c, 5 dの終端は、図4(A)に示す如く、一様な形状に処理 されている。更に、この上にはパッシペーション棋6と して、プラズマCVD膜が被着される。

[0004]

【発明が解決しようとする課題】上述した半導体装置の 堪合、プラズマCVD膜の疲羞時に、パッシベーション 40 膜 6 には図 4 (B) 【但し、この図は図 4 (A) に示し た配集上にバッシペーション酸を施したときのIーI 線方向の断面図である] に示す如く、ポイド4 a、4 b. 4 c にそれぞれ関口部が形成される。

【0005】又、引き続いてパッシベーション膜6上に フォトリソグラフィーによりポンディング・パッド郁等 の関口を形成すべく、フォトレジスト8を強布すると、 図4 (C) に示す如くポイド4a, 4b. 4cにそれぞ れ形成されたポイド関ロ部9a, 9b, 9cの近傍のフ オトレジスト9中に気泡7a,7b,7cが発生してし *50* 菱列配置された配線(第1の配線)1a,1b,1c,

空う.

【0006】このような状態で、フォトレジストに対し て私限大の選択比を有しないカバー膜のエッチングを行 うと、気泡の存在する部分でフォトレジストの薬厚が実 質的に薄くなっているのでマスク性が不足してしまう。 この結果、しばしばその下のパッシベーション膜6がエ ッチングされてしまう不都合を生じる。

【0007】本発明は、かかる問題点を解決すべくなさ れたものであり、その技術的課題は、エッチングを遺儀 10 に行い得ると共に、微細な間隔で配線層を形成し得る半 将体装置を提供することにある。

[80001

[課題を解決するための手段] 本発明によれば、半導体 基板の表面に、一方向に所定問題を置いて第1の配線が 吸剤配置された半導体装置において、基板上に第1の配 級に対して離問され、且つ政第1の配線を囲繞するよう に第2の配線を設け、欧第2の配線は該第1の配線の増 部間の間酸部分に向けて突出された突出部を有する半導 体裁量が得られる。

【0009】又、本発明によれば、上記半導体装置にお いて、第2の配線はダミー配線である半導体装置が得ら

[0010] 更に、本発明によれば、半導体基板の表面 に、複数段で分割的に所定間隔を置いて整列配置された 第1の配線列と、第1の配線の両外側に平行し、且つ該 両外側とは階間されて配置された第2の配線と、第1の 配線の所定間隔の間であって、且つ第2の配線の間にお いて放第1の配線の延在方向とは交差する方向に延在し て配置された第3の配線とを有し、第1の配線の終端部 と対向する第3の配線の両側部と、第3の配線の終端部 と対向する第2の配線の傾部とは、それぞれ各配線間の 間隙部分に向けて突出された突出部を存する半導体装置 が得られる。

[0011]

【作用】本発明の半導体装置においては、配線間の終端 間の間隙に向けて突出する突出部を配線に設けているの で、プラズマCVD膜の被着時やエッチングに際して、 この突出部が間隙部分に強入する。それ故、バッシベー ション膜中のボイドが避けられない場合でも、その上に 益布されるフォトレジスト中に気泡が発生することを無 くすることができる。結果として、バッシベーション膜 間でエッチングされてしまうといった不都合が除去さ れ、半導体基板の表面に微細な開隔で配線層が形成され

[0012]

【実施例】以下に実施例を挙げ、本発明の半導体整置に ついて図面を参照して詳細に説明する。図1は、本発明 の一実施例である半導体装置の要部を平面図により示し たものである。この半導体装置は、半導体基板の表面に

(3)

**怜陽平6-29285** 

1 d と、これら第1の配線列に対して解問され、且つ第 1の配線列を図検した配線(第2の配線)2とが設けら れている。これら第1及び第2の配線は、何れもアルミ

612-455-3801

二ウムを用いて形成されている。

[D013] 記録1a, 1b, 1c, 1dは実際に使用 される記録であり、配錄2はダミー配線である。この配 銀2の第1の配線列側には、後に続く半導体装置の製造 工程でポイド閉口部が形成されないように対策すべく、 配線1a,1b,1c,1d間の終端の間隙に向けて突 出する突出部下が形成されている。ここで配験2に途切 10 れがあると、その途切れ部にて新たにポイド関ロ部を生 じる為、配線2は配線1a,↓b,1c,1dを囲繞す るように取けられている。

【0014】このような構成による半導体装置は、配線 2に配線1a, 1b, 1c, 1dの間際に向けて突出す る突出部でを設け、関隊部分を狭めているので、プラズ マCVD膜の被着時やエッチング時に突出部Tが間隙部 分に進出する為、パッシベーション膜にポイド閉口部が 形成されたり、或いはフォトレジスト内に気泡が発生す ることが防止される。

【0015】尚、この実施例では配線2をダミーとした が、この配線2は実際の配線として使用されても良い。 又、例えば図2に示す如く、配線1 dを無くして第1の 配線を配象1a,lb,及び1cとし、配線2をポイド 開口部が発生しても差し支えない部分にまで延長するよ うに形成し、他の実施例としての半等体装置を構成して む良い

【0616】図4は、本発明の別の実施例である半導体 装置の要部を平面図により示したものである。 この半導 体盤置においては、第1の配線が複数段で分割的に所定 30 の問題を置いて整列配置されている。窓示するもので、 第1の配線は上段第10m,10m,10mと下段群1 1 a, 11b, 11cとを成し、これらの上段群10 a, 10b, 10cと下段群11a, 11b, 11cと はそれぞれ上下に所定の間隔を置いて配置されている。

【0017】又、第1の配線の外側には、上段群及び下 段群を連結した長さを有する長尺状の対の第2の配線1 2 a、 1 2 bが第1の配線に平行し、且つ第1の配線を 挟む位置に設けられている。

【0018】更に、第1の配線の上下群における所定間 40 **隔の間であって、且つ第2の配線12a.12b間に** は、第1の配線の延在方向と交換する方向(図示するも のでは底交する方向) に第3の配線13が設られてい る。この第3の配験13は、図示の如く、第2の配線1 2a、12b間に収容される程度の寸法を有し、その長 さは第1の配線の上下罪の極方向の長さ、即ち、配線1 0 aから配線10 cまでの間の寸法とはぼ同じである。

【0019】加えて、ここでは第1の配線の終境部と対 向する第3の配録13の両側部と、第3の配線13の終 <sup>強舒と対向する第2の記錄12a,12bの優部とに、 50 9a,9b,9c ポイド閉口部</sup>

それぞれ各配線間の間隙に向けて突出する突出够下が形 成されている。

[0020] このような構成による半導体装置も、第2 の配線12a、12bと第3の配線13とにそれぞれ配 線筒の間煎部分に進出する突出部下が形成され、関係部 分が狭められているので、ブラズマCVD膜の被着時や エッチング時に際して、パッシベーション膜にポイド説 口部が形成されたり、或いはフォトレジスト内に気泡が 発生することを防止できる。

【0021】尚、この実施例では第1の配線を第1の配 線を上段弾10a,10b,10cと下段弾11a,1 1 b. 11 c とによる上下2段列から成るものとした が、この第1の配装を3段列以上として半導件装置を構 成しても良い。従って、本発明は実施例に限定されな th.

#### [0022]

【発明の効果】以上に説明したように、本発明の半導体 袋屋によれば、配線相互間の開除部分が狭められるよう に突出部を配線に設けると共に、その間隙部分に突出部 が進出されるように配置を考慮して基板上に各配線を設 けているので、ボイド関ロ部が形成されたり、フォトレ ジスト内に気泡が発生すること無くなる。これにより、 フォトリソグラフィー工程にて意図しない部分がエッチ ングされる事態が回避され、エッチングを適廃に行い特 るようになる。即ち、本発明は微細な間隔で層を成す配 線を有する半等体集機回路装置を構成する上で有利とな

#### 【図面の簡単な説明】

【図1】本発明の一実施例である半導体装置の要部を示 した平面図である。

【図2】本発明の他の実施例である半導体装置の更部を **栄した平面図である。** 

【図3】本発明の別の実施例である半導体装置の要部を 示した平面図である。

【図4】(A)は従来の半導体装置の要部を示した平向 図、(B)は(A)に示した配線上にパッシベーション 蕨を施したときの 1 ─ 1 ′ 終方向の所面図、(C)は (B) に示したパッシベーション終上にフォトレジスト を施し、ポイドの開口部に生じた気泡を示す図である。

#### 【符号の説明】

1s. 1b, 1c, 1d, 10s, 10b, 10c, 1

1a, 11b, 11c第1の配線

2. 12a. 12b 第2の配線

8a, 3b, 8c, 3d, 5a, 5b, 5c, 5d &

4a. 4b. 4c ポイド


6 パッシペーション膜

7a, 7b, 7c 気泡


8 フォトレジスト

(4)


[図1]




[図2]



[図3]



[図4]



612-455-3801

